上海FPGA實訓(xùn)開發(fā)培訓(xùn)班 2023-02-23 14:52:44
課程介紹
發(fā)布日期：2023-02-23 14:52:44
主要幫助學(xué)員了解FPGA系統(tǒng)設(shè)計的基礎(chǔ)知識，掌握FPGA最小系統(tǒng)硬件電路設(shè)計方法，操作QuartusII軟件來完成FPGA的設(shè)計和開發(fā)。
1可編程邏輯器件簡介
2可編程邏輯器件的發(fā)展歷史
3 FPGA/CPLD的基本結(jié)構(gòu)
3.1 FPGA的基本結(jié)構(gòu)
3.2 CPLD的基本結(jié)構(gòu)
3.3 FPGA和CPLD的比較
3.4 FPGA/CPLD的設(shè)計流程
4 PLD/FPGA的分類和使用
5 FPGA關(guān)鍵電路的設(shè)計（最小電路設(shè)計）：
5.1 FPGA管腳設(shè)計
5.2下載配置與調(diào)試接口電路設(shè)計
5.3高速SDRAM存儲器接口電路設(shè)計
5.4異步SRAM（ASRAM）存儲器接口電路設(shè)計
5.5 FLASH存儲器接口電路設(shè)計
5.6開關(guān)、按鍵與發(fā)光LED電路設(shè)計
5.7 VGA接口電路設(shè)計
5.8 PS/2鼠標(biāo)及鍵盤接口電路設(shè)計
5.9 RS-232串口
5.10字符型液晶顯示器接口電路設(shè)計
5.11 USB2.0接口芯片CY7C68013電路設(shè)計
5.12電源電路設(shè)計
5.13復(fù)位電路設(shè)計
5.14撥碼開關(guān)電路設(shè)計
5.15 IIC總線電路設(shè)計
5.16時鐘電路設(shè)計
5.17圖形液晶電路設(shè)計
第二階段
介紹熟練掌握硬件描述語言(Verilog HDL)是FPGA工程師的基本要求。通過本節(jié)課程的學(xué)習(xí)，學(xué)員可以了解目前最流行的Verilog HDL語言的基本語法，掌握Verilog HDL語言中最常用的基本語法。通過本節(jié)課程學(xué)習(xí)，學(xué)員可以設(shè)計一些簡單的FPGA程序，掌握組合邏輯和時序邏輯電路的設(shè)計方法。通過實戰(zhàn)訓(xùn)練，學(xué)員可以對Verilog HDL語言有更深入的理解和認(rèn)識。
1硬件描述語言簡介
1.1 Verilog HDL的特點
1.2 Verilog HDL的設(shè)計流程簡介
2 Verilog模塊的基本概念和結(jié)構(gòu)
2.1 Verilog模塊的基本概念
2.2 Verilog HDL模塊的基本結(jié)構(gòu)
3數(shù)據(jù)類型及其常量及變量
4運算符及表達(dá)式
4.1算術(shù)運算符
4.2關(guān)系運算符
4.3邏輯運算符
4.4按位邏輯運算符
4.5條件運算符
4.6移位運算符
4.7拼接運算符
4.8縮減運算符
5條件語句和循環(huán)語句
5.1條件語句
5.2 case語句
5.3 while語句
5.4 for語句
6結(jié)構(gòu)說明語句
6.1 initial語句
6.2 always語句
6.3 task和function語句
7系統(tǒng)函數(shù)和任務(wù)
7.1標(biāo)準(zhǔn)輸出任務(wù)
7.2仿真控制任務(wù)
7.3時間度量系統(tǒng)函數(shù)
7.4文件管理任務(wù)
8小結(jié)
第三階段Altera FPGA設(shè)計
1 Altera高密度FPGA
1.1主流高端FPGA——Stratix系列
1.2內(nèi)嵌高速串行收發(fā)器的FPGA Stratix GX系列
2 Altera的Cyclone系列低成本FPGA
2.1新型可編程架構(gòu)
2.2嵌入式存儲資源
2.3專用外部存儲接口電路
2.4支持的接口和協(xié)議
2.5鎖相環(huán)的實現(xiàn)
2.6 I/O特性
2.7 Nios II嵌入式處理器
2.8配置方案
3 Altera的MAX II系列CPLD器件
4 Quartus II軟件綜述
4.1 Quartus II軟件的特點及支持的器件
4.2 Quartus II軟件的工具及功能簡介
4.3 Quartus II軟件的用戶界面
5設(shè)計輸入
5.1建立工程
5.2建立設(shè)計
6綜合
7布局布線
8仿真
9編程與配置
10小結(jié)
第四階段
隨著FPGA芯片的性能和密度不斷提高,基于FPGA產(chǎn)品開發(fā)正在逐漸成熟并且在很多領(lǐng)域得到了應(yīng)用。本階段重點學(xué)習(xí)在FPGA產(chǎn)品設(shè)計核心技術(shù)。
1 FPGA的硬件設(shè)計技術(shù)
2基于Nios II的SOPC系統(tǒng)設(shè)計
3 Nios II的SOPC系統(tǒng)的設(shè)計實例
4系統(tǒng)時序邏輯設(shè)計技術(shù)
5基于FPGA的IP核設(shè)計技術(shù)
6 FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計
7基于FPGA的硬件回路仿真器設(shè)計
第五階段
Alter的IP工具：
1 IP的概念
2 Alter可提供的IP
3 Alter IP在設(shè)計中的作用
4使用Alter的基本宏功能
5使用Alter的IP核
第六階段
總結(jié)答疑，由工程師帶領(lǐng)學(xué)員設(shè)計項目
公司為學(xué)員和企業(yè)客戶專門開設(shè)了伯樂橋服務(wù)，所有參加學(xué)員可享受1年時間的免費推薦服務(wù)，注冊簡歷，查詢招聘信息。
目前合作簽定人才協(xié)議企業(yè)有105家，成為常年招聘企業(yè)為45家，同時信盈達(dá)學(xué)院與多家人才中介機(jī)構(gòu)及人才市場，獵頭公司合作，為學(xué)員的提供保障。
服務(wù)介紹：
信盈達(dá)伯樂橋服務(wù)的資源共享、信息互通、制度銜接和服務(wù)貫通，建立新的人才服務(wù)機(jī)制，逐步形成統(tǒng)一的人才服務(wù)模式、人才大市場，最終實現(xiàn)企業(yè)人才解決方案的提供。
1.嵌入式職業(yè)生涯規(guī)劃與發(fā)展指導(dǎo)；
2.嵌入式崗位簡歷、面試、指導(dǎo)；
3.鍛煉綜合項目開發(fā)實踐；
4.職業(yè)素質(zhì)和職業(yè)規(guī)劃，推薦等；
5.自修或選修了解嵌入式在3G領(lǐng)域的典型應(yīng)用----Android系統(tǒng)或symbian系統(tǒng)；
6.自修了解WinCE系統(tǒng)的應(yīng)用開發(fā)及底層開發(fā)。（提供學(xué)習(xí)資料）
質(zhì)量保障：
1.每個班提供充足的實踐操作和問題輔導(dǎo)答疑時間。人手一臺機(jī)、1套實驗器材！
2.所有班級均采用小班授課，20%理論+60%實戰(zhàn)+20%項目實踐。
3.在學(xué)習(xí)期間均會獲得我公司研發(fā)部幾十位高級工程師、國際項目經(jīng)理等的技術(shù)支持，除正常學(xué)習(xí)時間外，其他任何時間學(xué)員均可前來進(jìn)行額外實踐。
4.考核合格頒發(fā)證書：國家信息產(chǎn)業(yè)部頒發(fā)《嵌入式系統(tǒng)設(shè)計工程師》證書（可選）
5.提供一年的的免費技術(shù)支持服務(wù)。
6.優(yōu)秀學(xué)員可以加入信盈達(dá)嵌入式研發(fā)中心就職或者兼職參與項目設(shè)計。
課程導(dǎo)航
上海信盈達(dá)開課校區(qū)
